• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1983002678A1
    申请号:PCT/JP1983/000020
    申请日:1983-01-24
    公开日:1983-08-04
    发明作者:Corporation Sony
    申请人:Sato, Maki；Narabu, Tadakuni；Hashimoto, Takeo；
    IPC主号:G11C19-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称 シ フ ト レ ジ ス タ
    [0003] 技術分野 '
    [0004] こ の発明は CCDな どの電荷転送素子 （ CTD ) に よ る シ リ ア ル - ノ、' ラ レ ル - シ リ ア ル （ S P S ) 構成の メ モ リ に適用 して好適な シ フ ト レ ジ ス タ に関する。
    [0005] 背景技術
    [0006] 第 1 図は CCD に よ り 構成された SPS 構成の メ モ リ の一例であって、 シ リ ア ル. シ フ ト レ ジ ス タ （ 入力シ フ ト レ ジ ス タ ） （10R)と、 その実効 ビ ッ ト 長に対応し た数 の パ ラ レ ル シ フ ト レ ジ ス タ （ 並列転送用 シ フ ト レ ジ ス タ ） （20R)と、 さ ら に シ リ ア ル シ フ ト レ ジ ス タ （ 出力シ フ ト レ ジ ス タ ） （30R3とを有し、 出力シ フ ト レ ジ ス タ
    [0007] (30R)の出力は再生回路（40)に よって再生されたのち入出 力回路 (50)に供給される と共に、 その一部は入力シ フ ト レ ジ ス タ （10¾側に戻されて再書込みが行われる。
    [0008] こ の よ う に構成されたメ モ リ （1 は シ フ ト レ ジス タ
    [0009] aoR)〜（30R)及びその周辺回路 ( 駆動回路等 ） を構成し た時点で、 メ モ リ の用途及び ビ ッ ト 長が決定されてし ま う から用途及び ビ ッ ト 長に対する 自 由度は全 く ない , 発明の開示
    [0010] 従って、 こ の発明の第 1 の目的は、 同一 ビ ッ ト 長の シ フ ト レ ジ ス タ を使用 し て も、 すなわち シ フ ト レ ジ ス タ の内部構成を変更 しないでもその実効 ビ ッ ト 長を任
    [0011] Ο ΡΙ WIPO 意に可変でき る シ フ ト レ ジ ス タ を提案する ものである こ の発明の他の 目的はメ モ リ 等に使用 したと きの用 途及びビ ッ ト 長の選択を容易にでき る よ う したシ フ ト レ ジ ス タ を提案する も のであ る。
    [0012] これらの技術的課題を達成するため、 こ の発明にお いては転送ク 口 ック デー タ を.適宜選定する と共に、 シ フ ト レ ジ ス タ を駆動する 2 つ の転送方式、 すなわちェ レ ク ト ロ ー ド z ビ ッ ト （ ¾ ) 方式と通常転送方式を 巧みに使い分ける こ と に よ り 、 n 相 m ビ ッ ト の シ フ ト π - レ ジ ス タ の実効 ビ ッ ト 長を最大 X m
    [0013] n ビ ッ ト まで可 変でき る よ う に した ものである。
    [0014] 図面の簡単な説明
    [0015] 第 1 図は S P S 構成の メ モ リ の系铳図、 第 2 図は CCD に よ る シ フ ト レ ジ ス タ の説明に供する断面図、 第 3 図 は シ フ ト レ ジ ス タ を，駆勤する回路の一例を示す系統図、 第 4 図〜第 8 図は夫 々 こ の発明の動作説明に供する線 図、 第 9 図はシ フ ト レ ジ ス タ の一例を示す構成図、 第 10 図〜第 15 図は夫 々 さ ら に こ の発明の動作説明に供 する線図であ る。
    [0016] 発明を実施するための最良の形態
    [0017] 第 2 図以下はこの発明に よ る シ フ ト レ ジス タ の 一例 を示す。
    [0018] 第 2 図はこ の発明に よ る シ フ ト レ ジ ス タ と して C CD を使用した場合であって、 図は 6 相によ る転送ク 口 ッ
    [0019] OMPI ク の も のを例示し た。 こ の第 2 図に お いては埋込みチ ヤ ン ネ ル形の C CD の一例であ る。
    [0020] 図において、 （61)は 形基板、 （62)は埋込み用 N 形の拡 散層、 〜 6 は転送電極 で、 こ れら複数の転送電極 Φ ι 〜 Φら に所定の転送ク ロ ック （ 後述する ク 口 ッ ク デ — タ に よ り 定 ま る ） Pi 〜 ！ "6 が供給されてデー タ の転 送が行なわれる。
    [0021] 第 ' 3 図は シ フ ト レ ジ ス タ （60)に対する駆動回路の'一例 であ る。 は外部 よ り コ ン ト ロ ー ル でき る よ う に なさ - れた転送ク ロ ッ ク 発生器であって、 こ の転送 ク ロ ッ ク 発生器 (71)から は 転送に使甩する ク 口 ッ ク のデー タ と 通常転送の と き に使用する ク 口 ック の データ が 出力 さ れる。
    [0022] ま た、 （72A)〜（72·Ρ)は双方向性の シ フ ト レ ジ ス タ であ つて、 ク ロ ッ ク デ一タ カ；シ フ ト レ ジ ス タ （72 に入力 し た場合には左側カゝら右側の シ フ ト レ ジス タ に 向つて JIM 次 1 ビ ッ ト ずつク ロ ッ ク デ一 タ カ シ フ ト し、 ま た右側 の シ フ ト レ ジ ス タ （72·Ρ)に ク 口 ッ ク デ一 タ が入力 し たと き に は右側力 ら左惻 の シ フ ト レ ジ ス タ （72^ に 向ってク ロ ッ ク デー タ 力 1 ビ ッ ト ずつ順次 シ フ ト する よ う に構 成されて い る。 これら の複教の シ フ ト レ ジ ス タ の 出力 は夫 々 ク ロ ッ ク ド ラ イ ノ （73Α}〜（7 3·Ρ)を介 し て第 2 図に 示し た—各転送電極 0 1 〜 に対する 転送ク 口 ッ ク と し て供給される。
    [0023] f :
    [0024] O :PI一 ν,ι ο ■ さ て、 こ の シ フ ト レ ジ ス タ （60)における 実効 ビ ッ ト 長 は転送ク ロ ッ ク発生器 (71)よ り 出力 されたク 口 ッ ク デ一 タ の種類及び転送方式を ¾ 転送 と する か通常転送 と する かに よつて決定される。 n 相 m ビ ッ ト （ mは転送 電極の総数 ) の シ ： ト レ ジス タ （60)の場合には ^ · X m ビ ッ ト から最大 X m ビ ッ ト ま で拡張でき る 。 例えば 6 相 m ビ ッ ト の場合には転送ク ロ ッ ク の種類及び転送 方式を選択する こ と に よ り ^ ビ ッ ト 〜 ! " Π! ビ ッ ト ま で 実勃 ビ ッ ト 長を可変する こ と ができ る。 · まず、 ~ m ビ ッ ト の実効 ビ ッ ト 長を得る例から 説明 する と _、 こ の場合にはク ロ ック データ と し て 〔 1 0 0 0 00 〕 のデー タ を使用する と 共に、 転送方式 と し ては ¾ 転送を選ぶ。 従って、 ク ロ ッ ク データ は右側の シ フ ト レ ジ ス タ （72·Ρ)に供給される 。 これに よつて 01 〜
    [0025] Φら の各転送電極には第 5 図に示すよ う な時系列の転 送ク ロ ッ ク が供給される。
    [0026] 単一の信号電荷を取込み、 こ れを転送する場合には 第 4 図で示すよ う なモー ド と な り 、 い ま第 2 の イ ン プ ッ ト ゲー ト ING2 は所定の直流バ イ ァ ス が加え られ、 第 1 の イ ン プ ッ ト ゲー ト INGi には所定の周期毎に変 化する取込み用 のク ロ ッ ク が供給される結果、 第 4 図 B に示すよ う に所定の信号電荷がィ ン ブ ッ ト ン 一 ス
    [0027] INS 力 ら ィ ン プ ッ ト ゲー ト に力 ϋえ ら れたのちは転送電 極 1 〜 ？ 5s に供給される 送ク 口 ッ ク （ そのク 口 ック o デー タ の一例を第 5 図 に示す ） に よ って 同図 C 〜 E に 示す ご と く 順次 1 ビ ッ ト ずつ シ フ ト し た状態で信号電 荷が転送され る。 第 6 図は 01 〜 ？ 56 ま での全て の電極下の ウ エ ノレ に信 号電荷が蓄積された状'態での転送 モ 一 ドを示す。 ク 口 ッ ク デー タ は ¾ 転送であ る ので、 ' シ フ ト レ ジ ス タ の 右側から左側に順次 シ フ ト す ·る ため信号電荷に対する ゥ エ ル の変化は図の よ う に右側から 左側へと 移動する 。 こ の —よ う に複数の電極下の ゥ エ ル に信号電荷を蓄え る ' 場合には 1 ビ ッ ト ずつ転送ク ロ ッ ク に よ り デー タ を シ フ. ト する 必要があ る ために 6 相の ク 口 ッ ク の場合には 最低 1 ビ ッ ト 分の ゥ エ ル に空電荷が生ずる よ う に入力 デー タ が制御される。 従って、 6 相ク ロ ッ ク の場合に は最大 6 — 1 = 5 ビ ッ ト の容量を持つ。
    [0028] 従って、 シ フ ト レ 'ジ ス タ 全体の転送ク 口 ッ ク の電極 数が m ビ ッ ト であ る場合には全体の実効 ビ ッ ト 長は
    [0029] 5 X m ビ ッ ト と な る
    [0030] 6
    [0031] E.
    [0032] 同 じ転送ク 口 ッ ク デー タ の も と で転送方式を "¾ 転 送 よ り 通常転送に変更 し た場合には、 シ フ ト レ ジ ス タ は左側の シ フ ト レ ジ ス タ （72·Α)に ク 口 ック デ一 タ カ 供給 される ため各転送電極には第 7 図 に示す よ う な状態で 順次転送ク ロ ッ ク Pi 〜 Ρ6 が供給される 。 そのためク 口 ッ ク デー タ に よ り ゥ エ ル は /頃次左力 ら 右に移る （ 第 8 図参照 ） よ う にな る と 共に、 転送電極 に対 し て ο は 6 ビ ッ ト シ フ ト'後に データ の入力が許可される ため、 6 相憨動において も デー タ の人力はその う ちの 1 相に し か入ら ない。 そのため 6 相ク 口 ッ ク において も転送 ビ ッ ト 数は 1 であ り 、 つ ま り 転送電極総数が m ビ ッ ト であっ て も 実効 ビ ッ ト 長は "!" m と な り 、 同一のク ロ ッ ク データ を用 いた場合でも ¾ 転送から 通常転送に変 更する こ と に よって有効 ビ ッ ト 長を " ~に低減でき る。
    [0033] 駆動回路 (70)に設けら れたシ フ ト レ ジ ス タ （ は第 9 図 で示すよ う に、 複数の D 形 フ リ ッ プ フ ロ ッ プ C75 ¾〜 — (75Ϊ を有 し、 夫 々 のデー タ 入力端子側には.ゲー ト 回路 a 〜（76F)力待設け られる。 こ れら ゲー ト 回路（76
    [0034] (76 は一対の ア ン—ド ゲ一 ト と オ ア.ゲー ト で構成され、 一方の ア ン ドゲー ト （77A)〜 (77 ) は シ フ ト レ ジ ス タ の シ フ ト 方向を制御する ffll御デー タ が供給され、 初段の ア ン ドゲー ト （7ァ^3には通常転送の と き に使用する ク 口 ック デー タ が供給される 。
    [0035] こ れに対 し、 他方の ア ン ド ゲー ト （78A)〜（78^)は右側 から左側へのデータ シ フ ト を行 う と き に使用 される ゲ — ト であって、 夫 々 には右側 シ フ ト 時に使用する選択 データ が供給される と 共に、 後段のア ン ドゲー ト （78 ) には ¾ 転送の と き に使用する ク 口 ッ ク データ が供給 される。
    [0036] 選択デー タ 及びク 口 ッ ク データ は図の よ う に シ フ ト 方向の選択回路瞬に よって選択される。 こ の選択回路
    [0037] OMPI (80)は一対の ア ン ド ゲー ト ， （S 1 を有 し、 その一方 には転送 ク 口 ッ ク 発生器 (71) よ り 得ら れた所定のク 口 ッ ク データ が共通に供給 される と 共に、 一方の ア ン ドゲ ― ト （81^には選択デー タ が供給さ れ、 他方の ア ン ド ゲ ― ト （81B)には ィ ン バ ー タ （82)を介 し て選択デー タ 供給 される。
    [0038] 従って、 いま 端子（83)に ハイ レ ベ ル の選択デー タ が供 給された と き には他方の ア ン ド ゲー ト （81¾はオ フ と な る ため、 一方の ア ン ドゲー ト （8 lA)を介 し たク ロ ッ ク デ —タ のみ ゲー ト 回路（76A) を通 し て初段の シ フ ト レ ジ ス タ （72A)を構成する ！） 形 フ リ ッ ブ フ 口 ッ プ（75A)に入力 する。 そのためク ロ ッ ク デー タ は左側から 右惻 に 順次 1 ビ ッ ト ずっ シ フ ト される。
    [0039] こ れに対し、 端子（83)に加える 選択デー タ が ロ ー レ べ ル の と き には他方の ア ン ドゲ一 ト（ 8 lB)のみ動作する 力 ら、 こ の と き に ク ロ ッ ク デ一 タ カ 、 こ の ア ン ド ゲ一 ト （8 lB)及びシ フ ト レ ジ ス タ （72 に設け ら れたア ン ドゲ 一 ト （78 )を介 し て D 形 フ リ ッ プ フ ロ ッ プ（75ί に供給 さ れる。 その結杲ク ロ ッ ク '一タ は順次右惻 から 左側 に シ フ ト する。
    [0040] こ の よ う に達択回路（80)を用 いる こ と に よ って 1 つの シ フ ト レ ジ ス タ を双方向性の シ フ ト レ ジ ス タ と し て便 用する こ と が可能にな る 。
    [0041] なお、 （84)は ク ロ ッ ク パ ル ス の俟給端子であ る。
    [0042] ' ΟΜΡΪ と こ ろで、 第 8 図 に示した実施例は舍 m ビ ッ ト に実 効 ビ ッ ト 長を低減する場合であつたが、 第 10 図以下 はこ れら の さ ら に変形例を示すも のであって、 第 10 図及び第 11 図は ! ~m ビ ッ ト に実効 ビ ッ ト 長を可変す る実施例であ る。
    [0043] 第 10 図はそのための転送ク 口 ッ ク Pi 〜 ！ ^ の タ イ ム チャ ー ト で、 ク ロ ッ ク データ は 〔 100 10 0 〕 であ る。 こ の と きは通常転送方式に よ る駆動で、 耘送時の モ ー ドを第 11 図に示す。
    [0044] 第 12 図は ビ ッ ト に実効 ビ ッ ト 長を変更する場 合であって、 ク ロ ッ ク デー タ は 〔 10 10 10 〕 で、 こ のク ロ ッ ク デー タ に基づ く 、 '送ク ロ ッ ク Pi P6 の タ イ ム チャー ト を第 12 図に示すと共に、 その と き の 信号電荷の蓄積及び転送状態を第 13 図 に示す。 また、 こ の と きは通常転送 によ る駆動である。
    [0045] そ して、 第 14 図は実効 ビ ッ ト 長を m ビ ッ ト に変 更する場合の一例であって、 こ の場合にはク 口 ッ ク デ — タ と し て ！： 10 0 100 〕 のデー タ が使用 され、 転送 方式は ％ 転送であ る。 第 14 図は転送ク ロ ック ： Pi 〜 P6 の一例を示す。 ま た、 こ の と き の信号電荷の蓄積 及び転送状態を第 15 図に示す。
    [0046] なお、 第 1 図 に示 した よ う な CCD メ モ リ に対 し こ の 発明に係 る シ フ ト レ ジ ス タ を使用する場合には苐 1 図 に示すパ ラ レ ル シ フ ト レ ジ ス タ の部分に こ の発明 に係
    [0047] ΟΜΡΙ
    [0048] V/IFO る シ フ ト レ ジス タ が使用 される。 そ し て転送ク 口 ッ ク 発生器及び駆動回路を こ のパ ラ レ ル シ フ ト レ ジ ス タ に 付加する こ と に よ り 外部から実効 ビ ッ ト 長を上述.した よ う に m ビ ッ ト 〜！ ~ m ビ ッ ト ま で任意に可変する こ
    [0049] 0 o
    [0050] とができ る。 そのため同一のシ フ ト レ ジ ス タ 及び周辺 回路を変更しないでも メ モ リ 容量を 自 由 に可変する こ とができる から用途に応 じて シ フ ト レ ジ ス タ 及びその 周辺回路を構成する 必要はない。
    [0051] なお こ の場合に入力シ フ ト レ ジ ス タ ひ OR) 力 ら のデ一 タは第 4 図に示す第 2 の イ ン プ ッ ト ゲー ト I NG2 に与 えれ よ 、 0 以上説明した よ う にこ の発明に よれば転送方式の選 択及びク 口 ッ ク デー タ の選択に よ り 11 相 111 ビ ッ ト の シ フ ト レ ジ ス タ の実劾 ビ ッ ト 長を、 こ のシ フ ト レ ジ ス タ の内部構成を変更しないで^"ビ ッ ト から最大 ^ X m ビ ッ ト ま で任意に可変する こ と ができ る。 そのためこ の発明に'おいては シ フ ト レ ジ ス タ 及び周辺回路を変更 する こ と な く 外部 よ り 実効 ビ ッ ト 長をその用途に応 じ て自 由に可変する こ と が可能にな る。
    [0052] 従って上述した よ う なシ リ ア ル - ラ レ ノレ — シ リ ア ル変換構成の フ ィ ー ル ドある いは フ レ ー ム メ モ リ 等に 適用し て極めて好適であ る。 勿論単体のシ フ ト レ ジ ス タ と して も充分に使用する こ と ができ る。
    [0053] なお、 上述した実施例では n 相 m ビ ッ ト の シ フ ト レ f OMPI ジ ス タ と して 6 相の場合を説明 したが相数には限定さ れない。 また第 9 図に示すよ う に シ フ ト レ ジス タ （72)を 構成する場合には複数のゲ一 ト 回路（76A)〜（76£ 及びシ フ ト 方向の選択回路（80)を設けるだけで こ の シ フ ト レ ジ ス タ （72)を双方向のシ フ ト レ ジ ス タ と して使用する こ と ができ るので構成の大幅な簡略化を図 る こ とができ る c また、 電荷転送形のシ フ ト レ ジ ス タ と して上述では いずれも CCD構成の も のを説明 したがその他の電荷転 送素子を使用したシ フ ト レ ジ ス タ にも使用でき るのは い う までも ない。
    [0054] また、 第 3 図では転送ク 口 ック発生器 (71)を外部よ り 制御する こ とで所定の実劾 ビ ッ ト 長を得る よ う に した が、 ROM等にク ロ ックデータ と、 選択データ を格納し， これを外部から選択でき る よ う に構成して も よ い。 ま た転送電極 01 〜 ？ 56 とク 口 ック ド ラ イ バ一 (73 )〜（73 の出力 と を結隸する際、 結線の変更を行なえば、 シ フ ト レ ジ ス タ の内部構成を変更しないで上述した実施例 の いずれ力 の ビ ッ ト 長を も つ シ フ ト レ ジス タ を形成で ぎ る。
    [0055] OMPI
    权利要求:
    Claims
    ≡sts.
    S B 求 の 範 囲
    π 相 m ビ ッ ト の電荷転送形 シ フ ト レ ジ ス タ と 、 こ の シ フ ト レ ジ ス タ に対する転送ク 口 ック発生器 と を有し こ の転送ク 口 ック 発生器で形成された所定の転送ク 口 ック に基づき上記シ フ ト レ ジ ス タ を駆動する こ と に よ
    Π— 1
    り ビ ッ ト 容量を最大 X m ビ ッ ト まで可変でき る よ n
    う に したシ フ ト レ ジス タ
    类似技术:
    公开号 | 公开日 | 专利标题
    CN104575396B|2017-07-18|移位寄存器单元及其驱动方法、栅极扫描电路
    US6107827A|2000-08-22|FPGA CLE with two independent carry chains
    CN104318885B|2017-02-15|一种触控显示屏及其分时驱动方法
    CN1701384B|2012-10-10|具有内部串行总线的高度紧凑的非易失性存储器及其方法
    CN100490000C|2009-05-20|具有紧凑数据寄存器的非易失性存储器存储及读取方法
    CA1068395A|1979-12-18|Charge coupled imager
    US5309240A|1994-05-03|CCD linear image sensor including a CCD shift register on both sides of linearly arranged photosensor cells
    US7068069B2|2006-06-27|Control circuit and reconfigurable logic block
    CN104795106A|2015-07-22|移位寄存器及驱动方法、驱动电路、阵列基板和显示装置
    JP2679028B2|1997-11-19|データ受信装置
    EP0822478A2|1998-02-04|Voltage converting circuit and multiphase clock generating circuit for driving the same
    US4074302A|1978-02-14|Bulk channel charge coupled semiconductor devices
    JP3828339B2|2006-10-04|画像入力システム及び画像入力システムの動作方法
    CA1065055A|1979-10-23|Charge coupled device systems
    KR19980080259A|1998-11-25|물리량 분포 검지 반도체 장치 및 그 구동방법과 제조방법
    US3885167A|1975-05-20|Apparatus and method for connecting between series and parallel data streams
    EP0921627A3|1999-09-22|High voltage charge pump using low voltage type transistors
    EP0319063A2|1989-06-07|Voltage multiplier circuit and rectifier element
    US3967254A|1976-06-29|Charge transfer memory
    US6075565A|2000-06-13|Solid-state image sensing apparatus and its driving method
    EP0016827A1|1980-10-15|High density memory system.
    US4103347A|1978-07-25|Zig-zag sps ccd memory
    JPS6153766A|1986-03-17|Interline-type electric charge transferring image pick-up sensor
    US3763480A|1973-10-02|Digital and analog data handling devices
    EP0196894A2|1986-10-08|CMOS d-type flip-flop circuits
    同族专利:
    公开号 | 公开日
    EP0099931A4|1986-07-17|
    JPH0640440B2|1994-05-25|
    EP0099931A1|1984-02-08|
    JPS58130499A|1983-08-03|
    DE3381658D1|1990-07-19|
    EP0099931B1|1990-06-13|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1983-08-04| AK| Designated states|Designated state(s): US |
    1983-08-04| AL| Designated countries for regional patents|Designated state(s): DE FR GB NL |
    1983-09-28| WWE| Wipo information: entry into national phase|Ref document number: 1983900360 Country of ref document: EP |
    1984-02-08| WWP| Wipo information: published in national office|Ref document number: 1983900360 Country of ref document: EP |
    1990-06-13| WWG| Wipo information: grant in national office|Ref document number: 1983900360 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP57014181A|JPH0640440B2|1982-01-29|1982-01-29|シフトレジスタ|
    JP57/14181820129||1982-01-29||DE19833381658| DE3381658D1|1982-01-29|1983-01-24|Schieberegister.|
    [返回顶部]